

コンピュータ援用論理設計 (Computer Aided Logic Design)		4 年・通年・2 学修単位(β)・必修 情報工学科・担当 山口 賢一 (通年)	
〔準学士課程(本科 1-5 年) 学習教育目標〕 (2)	〔システム創成工学教育プログラム 学習・教育目標〕 B-2(80%), D-1(20%)	〔JABEE 基準〕 (d-1), (d-2b)	
〔教育方法等〕 概要： 前期はハードウェア記述言語 Verilog HDL を用いた回路の基礎的記述法を習得した後、モデルコンピュータを例として取り上げ、CPU の設計法を学ぶ。後期は、前期の演習を踏まえて LSI 設計において必要となる理論についての講義を行う。 授業の進め方と授業内容・方法： 前期は、Verilog HDL による設計演習を行い、コンピュータを用いた基本的な回路の設計方法を習得する。後期は、講義により LSI 設計における理論について学習し、その際に用いられる考え方、アルゴリズムなどを理解していく。 注意点： 関連科目 ディジタル回路、論理回路、コンピュータアーキテクチャ、回路理論、電子回路と関連する。 学習指針 集積回路技術の進歩により、 計算機（コンピュータ）は高性能化・高機能化し、その応用分野はますます広がっている。特に近年、携帯用の情報通信端末が急速に普及したことに伴い、コンピュータの小型化・低消費電力化を可能とする設計手法は重要な課題である。本講義では、前期で演習を通じたコンピュータの設計手法の習得を目指し、後期では演習で得た知識を基に、実際の設計フローや LSI 設計において必要となる知識の定着を目指す。 自己学習 学習した内容を適宜ノートにまとめることを要求するので、授業時間外に取り組んでおくこと。 目標を達成するためには、授業以外にも予習復習を怠らないこと。特に、前期内容の VerilogHDL を用いた回路の記述法では、予習だけでなく、授業で習った内容が確実に利用できるよう、復習を欠かさないこと。			
〔教科書〕 「HDL 独習ソフトで学ぶ CQ Endeavor Verilog HDL」CQ 出版社 小林優著			
〔補助教材・参考書〕 「図解コンピュータアーキテクチャ入門 第2版」森北出版 堀桂太郎 著			
〔到達目標〕 (1) Verilog HDL による設計および検証の手法を習得する。 (2) Verilog HDL による CPU のシミュレーションを行い、その構造と動作が理解できる。 (3) LSI 設計フローについて理解し、説明できる。 (4) LSI 設計の各フェーズについて理解し、説明できる。			
〔評価割合〕 定期試験 (60%), レポート提出 (40%) ただし、前期試験はオンラインで行うものとする (ペーパーテストは行わない)。			

授業計画

	週	授業内容・方法	到達目標	自己評価*
前期	1 週	ガイダンス, 準備	授業で必要となるソフトウェアの設定を行うことができる。	
	2 週	組合せ回路設計 1	半加算器, テストベンチを作成できる。	
	3 週	組合せ回路設計 2	全加算器, 並列加算器, テストベンチを作成できる。	
	4 週	組合せ回路設計 3	ALU 回路の仕様策定を理解することができる。	
	5 週	組合せ回路設計 4	セレクタ, コンパレータなどを作成, 検証できる。	
	6 週	組合せ回路設計 5	ALU 回路, テストベンチを作成できる。	
	7 週	組合せ回路設計 6	デコーダ, バレルシフタを作成, 検証できる。	
	8 週	組合せ回路設計 7	モジュールを組合わせた回路設計について理解する。	
	9 週	順序回路設計 1	順序回路基本要素を作成, 検証できる。	
	10 週	CPU の設計 1	モデルコンピュータ, 命令の実行制御方式を理解する。	
	11 週	CPU の設計 2	アーキテクチャ, 命令の実行制御方式を理解する。	
	12 週	順序回路設計 2	有限状態機械を用いた順序回路を設計できる。	
	13 週	CPU の設計 3	モデルコンピュータを設計, 検証できる。	
	14 週	順序回路設計 3	モジュールを組合わせた順序回路設計について理解する。	
	15 週	前期末考査	与えられた仕様を満たす回路を正しく設計, 検証できる。	
	16 週	試験返却	間違ったポイントを正しく理解しなおすことができる。	
後期	1 週	LSI 設計	LSI の設計効率の向上について理解し説明できる。	
	2 週	低位抽象度設計	ゲートレベル設計, レジスタ転送レベル設計を説明できる。	
	3 週	高位抽象度設計	動作レベル設計, システムレベル設計を説明できる。	
	4 週	設計資産の活用	IP, ビルディングブロック, マクロを説明できる。	
	5 週	IP の設計フロー	フロントエンド設計, バックエンド設計を説明できる。	
	6 週	LSI 設計フロー	LSI 機能設計を説明できる。	
	7 週	HW-SW 協調設計	協調設計の重要性を説明できる。	
	8 週	LSI の機能設計	スループットの向上, 低電力手法を説明できる。	
	9 週	機能検証	形式検証について説明できる。	
	10 週	論理合成	必要な制約条件と合成ツールについて説明できる。	
	11 週	テスト設計手法	4 つの故障モデルとスキャンテストについて説明できる。	
	12 週	フロアプラン	レイアウト設計の第一段階について説明できる。	
	13 週	電源配線, 配置	レイアウトの最適化と配置ツールについて説明できる。	
	14 週	CTS, 配線	配線ルールを配慮した配線について説明できる。	
	15 週	学年末考査	学習内容を理解し, 正しく問題に答えることができる。	
	16 週	試験返却	間違ったポイントを正しく理解しなおすことができる。	

* 4 : 完全に達成した, 3 : ほぼ達成した, 2 : やや達成できた, 1 : ほとんど達成できなかった, 0 : まったく達成できなかった。